400-0519-668
免费服务热线
新闻动态
当前位置:首页/新闻动态
Cadence 射频集成电路解决方案支持 TSMC N6RF 设计参考流程
2022-06-23

内容提要

  • Cadence 携手 TSMC 在 N6RF 设计方面展开合作,加速推进移动、5G 及无线应用创新
  • 双方客户现可使用基于 N6RF 设计流程的新 PDK 进行设计


中国上海,2022 年 6 月 22 日 —— 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,Cadence® 射频集成电路解决方案支持 TSMC 的 N6RF 设计参考流程和制程设计套件(PDK),加速推进移动、5G 及无线应用创新。通过 Cadence 与 TSMC 的持续合作,双方的客户已经可以使用面向 TSMC 最新 N6RF CMOS 半导体技术的 Cadence 解决方案进行设计。

Cadence 射频集成电路解决方案支持 Cadence 智能系统设计(Intelligent System Design™)战略,助力实现系统级芯片(SoC)的卓越设计。


Cadence Virtuoso® Schematic Editor、Virtuoso ADE 套件和集成的 Spectre® X 仿真器及射频选项专门针对 TSMC 的 N6RF 制程技术进行了优化,已被纳入射频设计参考流程。客户可以受益于几个关键功能,借助这些功能,客户可以有效地管理工艺角仿真,进行统计学分析,实现设计中心化和电路优化。此外,该流程提供 Cadence EMX® 平面 3D 求解器与 Virtuoso Layout Suite EXL 实现环境之间的无缝集成,使设计人员能够简化电磁场建模,并能自动将 S 参数模型导入设计原理图用于射频仿真。

对于版图后仿真,S 参数模型与 Cadence Quantus™  寄生提取方案的结果相结合,用于高保真射频签核电路和电迁移-压降仿真。总的来看,新的 Cadence 射频集成电路全流程提供了一种高效的方法,能让工程师在紧密集成的统一设计环境中实现设计目标—性能、功耗效率和可靠性。


“通过与 Cadence 的持续合作,客户能够利用我们和 Cadence 共同开发的设计流程以及我们先进的 N6RF 制程技术来实现其生产力目标,显著提升性能和功耗效率。”TSMC 设计基础设施管理部副总裁 Suk Lee 表示,“借助新推出的 PDK,可以采用我们的技术来创建新一代移动、5G 和无线设计,从而加速推动先进节点创新。”


“全面的 Cadence 射频集成电路解决方案涵盖了射频设计的方方面面—从射频定制无源器件生成和建模到具有自加热功能的电迁移-压降分析。借助这个统一的流程,客户可以专注于创新设计,而不是把时间用来管理各种容易出错的不同工具包。”Cadence 公司高级副总裁兼定制 IC 与 PCB 事业部总经理 Tom Beckley 表示,“通过与台积电的密切合作,我们的客户可以获得其 N6RF 制程技术和射频设计参考流程所包含的各种先进功能,帮助他们实现卓越的系统级芯片设计,更有效地将具有竞争力的设计推向市场。”


(文章来源公众号: Cadence楷登)