电子系统在回板调试后往往会发现信号质量问题，很多可以通过测试设备定位到问题点并予以解决，但针对高频或高速电路指标很多公司并没有相关的矢网、高端示波器等设备，不具备测试能力。另外，硬件测试本身就有极大的局限性，模拟极端情况的能力有限，方案试错的成本很高。因此，在对有问题的电路板进行问题定位时，软件仿真就变成了硬件调试一个很好的辅助手段，并且随着如今高速高频电子系统设计的增多，对仿真的依赖程度越来越高。

对于电路板调试出现SI问题的定位工作，软件仿真流程类似于设计流程中的仿真后仿，一般分为三个步骤：

• 复现问题，使用高效精确的电磁场仿真工具实施模型参数的提取，得到信号无源互连链路的频域S参数结果，S参数可以从频域辅助分析信号质量，也作为后续第二步问题定位的重要依据；然后结合芯片IO模型（ibis/spice模型等）搭建链路拓扑，实施时域仿真，查看最终的时域波形、眼图或误码率等指标。
• 定位问题，一般首先通过S参数的插入损耗、回波损耗初步判断问题，如损耗过大、还是阻抗不匹配造成的反射或是其他原因。结合时域波形、眼图等结果，详细分析可能造成信号质量问题的原因。其中分析链路阻抗一致性的重要手段是进行TDR仿真，找到阻抗不连续的地方，进行有针对性的优化。
• 优化设计、重新仿真验证，循环迭代直到信号质量满足要求。其中仿真手段包括在设计文件中修改可能导致信号问题的不良版图设计、修改去耦电容等原理方案以及常见的在仿真软件中实施的过孔扫描。

Sigrity仿真工具可以方便准确地支持上述过程：

• Sigrity™ PowerSI® 和Clarity™  3D Solver用于提取互连通道的S参数，Topology Explorer用于搭建时域链路获得时域结果
• 可基于得到的S参数在BroadbandSPICE模块中仿真TDR曲线，定位阻抗不连续点
• 优化迭代过程可以利用Allegro与Sigrity同平台的优势，实现版图修改和迭代仿真效率的最大化，过孔扫描可以用Clarity 3D Solver中的HSSO流程，通过参数扫描和优化实现过孔结构的最优化。

下面以一个信号处理系统级仿真案例描述上述过程，该案例的信号处理板上有4片DSP芯片，信号从信号处理板1的每个芯片发出经过背板再回到信号处理板2的相同芯片上， 4路LVDS差分信号传输。在实际调试中发现，板边的两组较长链路存在问题，信号幅度实测下降了一半，较短链路没问题。

第一步：复现问题

在进行仿真项目前，对于常规SI后仿真来讲，需要准备的仿真输入文件包括：

• PCB设计文件
• PCB的阻抗/叠层结构信息
• 板材信息
• 关注的信号网络名
• 关注的信号最高速率或频率
• 信号的spec要求（协议要求、产品要求等，如插损最大不超过多少、电平幅度需要达到多少等）
• 芯片IBIS模型（IBIS-AMI模型）、器件S参数/SPICE模型等

1、PowerSI 模型提取

1.1 打开Sigrity PowerSI 软件，先进行文件转换设置如下：

1.2导入PCB设计文件，.brd文件可直接导入：

1.3 版图导入后，设置层叠结构及板材：

需要检查设置的主要有层叠结构、每层厚度、金属层/介质层的材料、金属层填充介质材料等，是否与设计的板厂给的阻抗层叠结构图中的一致。在这里可以通过view material添加、编辑自己的材料。

1.4 选择需要仿真的网络：

选择需要仿真的信号网络、信号参考的地网络（不做电源AC仿真或power-aware信号仿真不需要选择电源网络）。如果是差分网络，可右键classify—as diff pair，然后auto assign polarity自动设置正负极。

1.5 设置电容模型，电源AC仿真与power-aware信号仿真才需要，本case略。

1.6 生成端口：

选好了仿真的网络后，可自动生成端口。

1.7 仿真频率设置：

仿真频率设置的原则是至少3倍或5倍信号基频，本case信号频率最大为300MHz，因此设置最高仿真频率为2GHz。扫频模式选择AFS自适应。

1.8 版图切割：

上图均为版图切割操作快捷键，如果要根据使能的信号网络切割，直接点击summary cutting polygon打开切割界面即可。

切割操作如上所示，最后保存切割后的版图即可。切割版图进行信号仿真能够在几乎不牺牲精度的情况大大提高仿真效率，特别适用于单纯的信号SI仿真模型提取。对于考虑电源网络的仿真来讲，不适合做切割，因为切割会影响电路板谐振，改变电源平面模型提取的结果。

1.9 PowerSI模型提取其他相关设置：

设置计算机资源，提高运算性能。

以上选项勾选上可提高仿真精度。

勾选上上面这个选项，软件会把所有信号参考的平面使能，保证信号走线回流与真实参考回流路径一致。

最后让软件处理一下整板铜皮，保存文件，运行仿真。仿真得到的结果为S参数，如下图：

1.10 保存S参数为.bnp或.snp格式文件，勾选MCP output选项，可输出网络pin脚连接关系信息，方便后续链路拓扑的搭建。

本案例是一个包括子卡、背板的系统级仿真，所以按上述方法分别提取子卡和背板关注信号的S参数模型。然后需要到Topology Explorer中级联两个子卡和背板的S参数（有连接器模型的就加上）得到整条链路的S参数结果。

转载自Cadence楷登PCB及封装资源中心微信公众号

上海搏嵌电子技术有限公司(英文：Shanghai BoardChain Electronics Technology Co.,Ltd.)是Cadence官方授权代理商，在PCB设计、IC设计、封装设计、系统分析、模拟仿真、射频与微波等方面为客户提供高效的技术解决方案和专业的研发工具，欢迎致电咨询：400-0519-668。