随着芯片设计愈发的复杂化，AI 技术不仅从需求方面推动芯片产业的发展，还在芯片设计的各个环节发挥着至关重要的作用。而在当下这个数据爆炸的时代，越来越高的算力需求也给 AI 芯片行业带来了诸多挑战。同时，电池效率、运行温度等终端产品的性能指标，也成为芯片设计商所必须权衡、考量的要素。在 GTIC 2020 AI 芯片创新峰会上，Cadence 公司验证事业部产品工程总监孙晓阳发表了主题为《AI 大时代中的芯片设计验证挑战》的演讲。

AI 芯片设计难在何处？Cadence 如何破解难题？

单一 AI 芯片其本身的设计复杂异常，从模拟、数字和混合信号到先进的工业节点，从数十亿门芯片的艰难实现到复杂的后期验证都是如此。但芯片设计的难度远远不止于此，因为当芯片应用到系统之中，芯片设计者还要考虑以芯片为中心的整个系统的设计，包括电磁、热分析、驱动程序、操作系统以及应用性能，这些因素都与系统整体性能有着密不可分的关系。此外，基于智能应用所带来的学习、感知算法、定制化用户体验，针对应用工作负载的计算优化等问题，都是芯片设计者所必须考量的。

孙晓阳表示：

面对芯片算力困境与芯片设计复杂度提升的难题，Cadence 已不再单点地看待芯片设计本身，而是在看到软硬协同需求的同时，积极引入 AI 算法来应对，以满足客户从芯片设计到智能应用全线产品的设计、验证需求。

在 AI 芯片设计领域，软件正发挥着至关重要的驱动作用。由于 AI 结构本身具有重复性、通用性的特征，软件与 PPA 的表现成为了芯片设计成功的关键。“在 AI 芯片设计流程上，软件越早介入，就越能够保证最后出来的芯片是成功的。”在谈及软件驱动的重要性时，孙晓阳这样说道。

三大平台，搞定芯片仿真验证难题

作为在 EDA 软件领域深耕数十年的企业，Cadence 提供并行逻辑仿真平台 Xcelium、硬件仿真加速平台 Palladium、基于 FPGA 的原型验证平台 Protium。因为三大平台的性能不同，应用场景也不尽相同，从功能上来划分，Xcelium 主要做 IP 的仿真评估，Palladium 面向 SoC 芯片的仿真验证，Protium 则可以使能完整系统的开发调试。

新一代 Xcelium 并行逻辑仿真平台相较上一代产品在性能上有很大提升，在 Cadence 最新发布的 AI-机器学习赋能技术的加持下，Xcelium 在验证的吞吐力上也得到了巨大的提升，能够使覆盖率收敛更快，达到 5 倍左右的速度提升。

孙晓阳在演讲中列举了 Xcelium ML 平台的最新使用案例：一家芯片公司在应用最新的 Xcelium ML 平台后，将完全随机回归运行中的周转时间速度提升 4 倍，达到原来产品 99% 的功能覆盖率。他表示：在仿真的过程中，机器学习算法去学习 case 和覆盖率之间的关系，从而创建一个模型，下次运行带着这个模型去跑，就能在更短的时间（比如 1/4、1/5 的时间），达到相当的覆盖率，从而缩短验证时间。

Palladium 和 Protium 这两款平台采用的是完全统一的前端编译软件与编译流程，芯片设计人员可以随时将产品设计在通过 Palladium 进行硬件仿真加速后，移植到 Protium 上进行基于原型的验证工作。虽然说这两款平台在编译软件与流程上属于一脉相传，但在核心上却不尽相同，Palladium 是基于 Cadence 自研 CPU 做出来的平台，而 Protium 是基于赛灵思的 FPGA 做出来的平台。

在谈及当下 AI、GPU 公司的具体需求时，孙晓阳表示：

当下许多 AI、GPU 开发公司都会有这样的需求，在进行 AI 或 GPU 的算法架构确认过程中，他们通常会采用 Cadence 的虚拟平台来建立一个虚拟 CPU、真实的 GPU 或 AI IP，快速的进行开发与评估。例如博世的 IP，很早的实现了软件的介入开发，英伟达的大型系统，当 Cadence 将 CPU 从 RTL 搬出来后，性能可以得到更大的提升。

Cadence：做好“关键性少数”，展望未来

何为“关键性”少数？

孙晓阳表示：两年前鲜有大众了解 EDA 具体代表着什么，发挥着什么样的作用。而短短的两年后，在半导体行业内的人们，每天都在谈论 EDA，其关键性毋庸置疑。但“少数”仍没有发展为“多数”，希望有越来越多的人投入到 EDA 产业中来，带来更多的选择。

如何做好“关键性少数”，仍然是 Cadence 所追求的目标。Cadence 在 AI 芯片先进制程领域，包括内存、DDR、HBM 等方面都紧追最新标准。在验证方面，Cadence 一直都有着相应的解决方案，今年已经跟进到 PCI6 这样的新标准。

在 SoC 系统上，除了用 Cadence 的 IP 外，设计人员还可以采用 Cadence System VIP 产品去模拟整个数据流，实现高质量的系统及分析的同时自动生成  test bench，大大降低了人工的时间。除此之外，Cadence 还有着企业级的解决方案，从计划实施到最后的覆盖率，能够全面满足跨地域团队验证的流程。拿调试部分来举例，在整个验证的过程中，调试占据着 70% 的时间。使用 Cadence 全新的 Indago Debug 平台，能够极大地提升调试的效率。

在芯片产业快速发展的当下，Cadence 仍在一丝不苟地完成“基础建设”的工作，为芯片开发者提供快速的计算平台。EDA 设计工具不断演进，在帮助提升芯片设计效率的同时，使得广大 IC 设计工程师在实现创新性的道路上不断前行。

转载自Cadence楷登微信公众号

上海搏嵌电子技术有限公司(英文：Shanghai BoardChain Electronics Technology Co.,Ltd.)是Cadence官方授权代理商，在PCB设计、IC设计、封装设计、系统分析、模拟仿真等方面为客户提供高效的技术解决方案和专业的研发工具，欢迎致电咨询：400-0519-668。