Cadence® 自动化定制与AMS全流程支持Cadence 智能系统设计 （Intelligent System Design™ ）战略，助力实现SoC卓越设计。

采用3nm GAA工艺进行设计时，Cadence Virtuoso® 版图设计流程可以提供高级别的自动化和集成，以更少的迭代快速完成设计收敛。其中Cadence Spectre® Accelerated Parallel Simulator加速并行仿真器等Cadence工具提供的高性能，业界领先的分析和验证能力可以与数字辅助模拟设计完美协同。面向Samsung 3纳米工艺节点的Innovus™ Implementation System设计实现系统和Cadence数字套件也可以帮助客户实现面积更大、更复杂的数字模块。

经过验证的完整定制与AMS流程包括：Virtuoso ADE套件，Virtuoso Schematic Editor原理图编辑器，Virtuoso Layout Suite版图套件，Virtuos Layout Suite Electrically Aware Design版图套件电气感知设计（EAD）工具，Spectre X Simulator仿真器，Voltus™-Fi定制电源完整性解决方案，Quantus™ Extraction Solution抽取解决方案，光刻物理分析工具Litho Physical Analyzer（LPA），LDE Electrical Analyzer 电气分析工具（LEA），Innovus Implementation System物理实现系统，以及Pegasus™ Verification System验证系统。

流程的关键技术特性包括：

原理图迁移：使用Cadence Virtuoso自动版图增强框架进行自动迁移

电路设计与验证：用户可以使用静态及动态电路检查，DC/TRAN/C/STB工艺角仿真，瞬时噪音仿真，蒙特卡罗仿真及高成品率估算，周期稳态（PSS），周期性噪声（PNOISE），老化，IR电压降和电迁移（EM-IR）分析等工具验证电路性能及可靠性。

模拟版图：约束驱动，且支持线宽间距模式（WSPs），基于单元的自动化布线及布局提高生产力；接脚到干线（pin-to-trunk）自动布线功能；EAD以更少的迭代实现正确的电气设计；在版图设计期间使用签核规则和Pegasus验证工具进行交互式实时DRC验证；并支持自动化的数字模块设计实现。

物理验证与签核：Quantus工具用于从版图抽取出详细的标准寄生格式（DSPF）文件给Spectre X仿真器做版图后仿真， Peguasus验证工具支持全芯片DRC，版图与原理图比较（LVS）签核及颜色分解，使用LPA进行DFM图案匹配度检查用于检测并修正潜在的危险区域，提高成品率。

定制数字与P&R数字版图： 基于OpenAccess的工艺设计包（PDK）及混合信号技术文件可以实现Virtuoso平台和Innovus设计实现系统的无缝互操作。针对使用定制数字方法进行数字模块的设计实现，在使用Virtuoso平台的WSP电源布线（WPR）进行电源匹配和Virtuoso定制布局工具完成基于单元的自动化标准单元布局后，Innovus设计实现系统将对设计进行数字布线。完全数字化的模块可以在Innovus设计实现系统中完整实现，并由Virtuoso平台进行集成。

“我们已经在全流程验证了Cadence AMS工具的性能，能满足我们在3nm GAA工艺节点的设计需求，”Samsung Electronics代工设计技术团队副总裁Sangyun Kim表示，“该高性能流程已经即刻对客户开放，代表了我们与Cadence持续合作的又一里程碑。我们的客户将获得更先进的设计能力，提高生产力以应对市场挑战。”

“与Samsung合作，我们的集成AMS设计流程已经通过了其3nm GAA工艺认证，持续推动新一代设计流程的开发，”Cadence公司定制IC与PCB事业部产品管理副总裁KT Moore表示，“基于我们领先的Virtuoso和Spectre平台，该流程将助力实现高效的AMS设计，我们的共同客户也将快速完成复杂的3纳米设计，满足汽车、AI和5G等终端市场的需求。”

转载自Cadence楷登微信公众号

上海搏嵌电子技术有限公司(英文：Shanghai BoardChain Electronics Technology Co.,Ltd.)是Cadence官方授权代理商，在PCB设计、IC设计、封装设计、系统分析、模拟仿真等方面为客户提供高效的技术解决方案和专业的研发工具，欢迎致电咨询：400-0519-668。