EDA 行业与微处理器设计共同面临着一大挑战，即如何使用前代处理器和前代 EDA 工具开发下一代处理器。只有如此，才能不断突破新的边界，开发出新一代、更强大的处理器。

实际情况下，两者之间的关系甚至还要更加密切，因为上述过程通常还会涉及全新的半导体制程工艺。如果采用的工艺具有通孔或埋入式电源轨等新特性，那么将会有三大步骤，它们分别是创建半导体工艺流程、在 EDA 工具中增加支持工艺以及设计可以充分发挥上述优势的下一代处理器。笔者读过的一篇文章中有提到给钢鼓调音的过程，钢鼓是一种用废弃油桶制作的加勒比乐器。由于其质地坚硬，每次用锤子调音时，都会改变周围结构，导致整体音阶的变化。使用全新的工艺，利用下一代 EDA 工具来开发新一代处理器，跟钢鼓调音的过程很相似。

工具的开发需要测试用例，但工具支持新工艺之前不会存在任何测试用例。哪怕有，也是漏洞百出。另外一个挑战是，每个新设计都比之前更复杂，面积更大，这也是为什么 Cadence 的计算软件需要不断更新的原因。

这些问题其实都是陈词滥调了，从笔者进入到半导体和 EDA 行业开始就一直在解决这些问题。实际上，90 年代末 20 世纪初的时候，处理器的架构开发还与摩尔定律紧密相关，处理器性能每年都会提升约 50%。架构还有一定的改进空间，但基本已经接近极限，那时能做的只剩下更宽的重排序缓冲、更宽的指令译码、更准确的分支预测和更大的缓存等。但与首次使用缓存，从计数器到超级计数器，从按序执行到乱序执行或者现代高级处理器中我们引以为傲的特征相比，根本不值一提。当然了，这样说也是因为我们只是在回顾过去，听起来也就没那么惊心动魄。

AMD EPYC 7003

近期，AMD 发布了 EPYC 7003 处理器，采用 3D V-缓存技术。Cadence 对计算软件架构也做了优化，以充分发挥大缓存和高带宽读取的优势。

您可观看如下视频，了解 Cadence 与 AMD 合作的相关内容：

（文章来源公众号： Cadence楷登）