021-80120081
免费服务热线
内容提要
中国上海,2022 年 7 月 6 日 —— 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布扩大与 Arm 的合作,利用 Cadence® 数字和验证工具以及新的 Arm®2022 全面计算解决方案(TCS22),助推移动设备芯片开发。TCS22 包括 Arm Cortex®-A715 和 Cortex-X3 CPU 以及 Arm Mali™-G715 和 Immortalis™-G715 GPUs。
通过此次合作,Cadence 为 5nm 和 7nm 节点提供全面的 RTL-to-GDS 数字流程快速应用工具包(RAK),帮助客户实现最优的功耗、性能和面积(PPA)目标并提高生产效率。此外,Cadence 已经为 Cortex-A715 和Cortex-X3 CPU 以及 Mali-G715 和 Immortalis-G715 GPU 验证了移动参考平台,以启动客户验证流程。
Cadence 集成的 RTL-to-GDS RAK 已使用最新的 Arm TCS22 针对 SoC 开发进行了优化,包括 Cadence Cerebrus™ Intelligent Chip Explorer、Innovus™ Implementation System 设计实现系统、Genus™ Synthesis Solution 综合解决方案、Modus DFT Software Solution、Quantus™ Extraction Solution 提取解决方案、Tempus™ Timing Signoff Solution 时序签核解决方案和 ECO Option、Voltus™ IC Power Integrity Solution 电源完整性解决方案、Conformal® Low Power® Equivalence Checking 逻辑等价性检查以及 Conformal Low Power 低功耗方案。
数字快速应用工具包为 Cortex-A715 和 Cortex-X3 CPU 以及 Mali-G715 GPU 和 Immortalis-G715 GPU 用户提供了若干关键功能。例如 Cadence Cerebrus 人工智能驱动的流程优化能够快速有效地完成特定设计,减少工程工作量。Cadence iSpatial 技术提供了可预测的集成式实现流程,最大程度加快设计收敛。快速应用工具包(RAK)还包括创新的智能层次结构流程,在大型高性能 CPU 上能实现更好的周转时间。数字流程的集成式 Tempus ECO 签核技术能根据基于路径的分析,提供准确的最终设计收敛。最后,活动感知的功耗优化引擎与 Innovus Implementation System 和 Genus™ Synthesis Solution 相结合,大大降低了动态功耗,使客户能够实现低功耗目标。
用于 Arm 全面计算解决方案的Cadence 验证流程
验证流程包括 Cadence Xcelium™ Logic Simulation Platform、Palladium® Z1 和 Z2 企业级硬件仿真平台、Helium™ Virtual 和 Hybrid 平台、Jasper Formal Verification Platform、vManager™ Planning 和 Metrics、VIP 和 System VIP 工具以及基于 Arm 设计的相关内容。
Cadence 验证流程帮助客户提高验证吞吐率并实现高级软件调试,被用于包含 Cortex-A715 和 Cortex-X3 CPU 以及 Mali-G715 GPU 的系统级芯片。此外,基于Cadence Helium 与 Palladium 和Protium(也称为动力双剑)平台 ,通过包含 Arm Fast Model 的虚拟和混合平台参考设计,客户在项目早期即可进行软件开发和验证。
“随着 Arm TCS22 的交付,我们能够帮助客户打造出高性能、高效率且安全的产品,为各种移动应用提供最佳的用户体验,”Arm 公司副总裁兼客户业务线总经理 Paul Williamson 表示,“通过与 Cadence 的持续合作,双方的共同客户可以利用我们最新的 Armv9 CPU 和 Mali-G715 GPU 以及 Cadence 数字和验证流程,更快地将系统级芯片产品推向市场。”
“与 Arm 的最新合作进一步展现了我们的承诺,即赋能设计师打造世界上最先进的移动设计,提供最佳用户体验。Arm 利用最新的 Cadence 数字和验证流程创新来开发 Arm TCS22,双方的合作使客户能够利用这些创新来最大程度优化功耗和性能,更快地实现流片成功。”Cadence 公司资深副总裁兼数字与签核事业部总经理 Chin-Chi Teng 博士表示。
Cadence 数字流程可帮助客户实现 PPA 目标,而验证全流程有助于提高验证吞吐量。这些流程支持更广泛的 Cadence 智能系统设计(Intelligent System Design™)战略,助力客户实现卓越的系统级芯片设计。
(文章来源公众号: Cadence楷登)