400-0519-668
免费服务热线
新闻动态
当前位置:首页/新闻动态
28
2022/06
产品经理说产品 I Sigrity 的创新与未来之路
电子设计工程师每天都面临着多物理、多领域的设计挑战。当信号完整性、电源完整性和电磁干扰问题被单独处理而不是作为统一系统加以处理时,这些挑战更会加剧。Cadence 认识到系统级分析的必要性,为此推出了全面的系统级信号和电源完整性 (SI/PI) 解决方案 —— Cadence®Sigrity™X。Sigrity 产品管理组总监 Brad Griffin 将在本文以采访问答的形式,分享他对产品创新的...
27
2022/06
Cadence 面向 TSMC N5 工艺的设计 IP 产品组合被领先的半导体和系统厂商广泛采用
内容提要为领先的半导体和系统公司成功实现 20 多个设计实例Cadence IP 多次助力实现一次性流片成功IP 硅经过测试和表征,以确保强大的系统互操作性早期的 N3 和 N4 客户也参与其中中国上海,2022 年 6 月 24 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,众多领先的半导体和系统客户已成功采用面向 TSMC 5nm 制程技术的全系列 Cadenc...
24
2022/06
Cadence 通过面向 TSMC 先进工艺的 PCIe 5.0 PHY 和控制器 IP 规范合规性认证
中国上海,2022 年 6 月 23 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,其面向 TSMC N7、N6 和 N5 工艺技术 PCI Express®(PCIe®) 5.0 规范的 PHY 和控制器 IP 在 4 月举行的业界首次 PCIe 5.0 规范合规认证活动中通过了 PCI-SIG® 的认证测试。Cadence® 解决方案经过充分测试,符合 PCIe...
23
2022/06
Cadence 射频集成电路解决方案支持 TSMC N6RF 设计参考流程
内容提要Cadence 携手 TSMC 在 N6RF 设计方面展开合作,加速推进移动、5G 及无线应用创新双方客户现可使用基于 N6RF 设计流程的新 PDK 进行设计中国上海,2022 年 6 月 22 日 —— 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,Cadence® 射频集成电路解决方案支持 TSMC 的 N6RF 设计参考流程和制程设计套件(PDK),加速推...
22
2022/06
如何去除高速设计中的寄生电容
本文要点理解什么是寄生电容。了解寄生电容如何影响电子电路。探索消除寄生电容的方法。看到“寄生”这个词,一般人可能会想到生物学上的定义——寄生虫:一种生活在宿主体内或附着于宿主体上的生物体,依赖宿主为其提供营养物质。从这个意义上说,寄生虫可能会为宿主带来麻烦,也可能会对宿主造成严重的健康问题。当然,PCB 设计工程师可能知道另一种“寄生”——寄生电容。虽然不必担心电路内部有生物意义上的寄生虫,但了解...
21
2022/06
行业洞察 I 计算流体力学、软件和芯片设计的共通之处
计算流体力学 (CFD)、软件和芯片设计有许多共通之处。它们都会创建相关对象的规范,并最终将该规范作为制造过程的一部分;且都需要进行某种类型的验证,以检查设计是否符合预期。但同时,它们之间也存在着巨大的差异。对于计算流体力学、软件和芯片设计,本文先从软件说起。笔者从 20 世纪 60 年代末开始编程,从那时起,基本的编程方法就没怎么变过。我们可以使用 Fortran、C++ 或 Python 等编...
20
2022/06
技术博客 I 如何管理高密 HDI 过孔
本文要点:高密互连 PCB 设计案例用于 HDI 设计的过孔使用设计规则进行有效过孔管理正如五金店里需要管理并陈列各种类型、公制、材质、长度、宽度和螺距等的钉子、螺丝类安装件,PCB 设计领域中也需要管理过孔这样的设计对象,尤其在高密设计中更是如此。传统的PCB设计可能只使用几种不同的过孔,但如今的高密互连 (HDI) 设计则需要许多不同类型和尺寸的过孔。而每一个过孔都需要被加以管理,从而被正确地...
17
2022/06
Cadence 数字和定制 / 模拟设计流程获得 TSMC 最新 N3E 和 N4P 工艺认证
内容提要双方联手合作,共同加速新一代移动、人工智能和超大规模设计创新客户积极使用新的 N3E 和 N4P PDK 进行设计Cadence 数字和定制 / 模拟流程经过优化,可支持 N3E 和 N4P 工艺要求,实现了最佳 PPA 结果并提高了设计生产力中国上海,2022 年 6 月 17 日 —— 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,其数字和定制 / 模拟设计流...