内容提要

• 借助 Cadence Cerebrus 布局优化功能，联发科将裸片面积缩小了 5%，功耗降低 6% 以上
• Cadence 携手瑞萨，将 Cadence Cerebrus 应用于两种设计，提高了一种先进节点 CPU 设计的性能，降低了一种 MCU 设计的泄露功耗

中国上海，2022 年 6 月 14 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，随着新的生产部署完成，客户加速采用 Cadence^® Cerebrus^™ Intelligent Chip Explorer。Cadence Cerebrus 采用人工智能（AI）技术来实现数字芯片设计的自动化和扩展，为客户提供了颇具吸引力的价值主张，在优化功耗、性能和面积（PPA）的同时提高工程生产率。

Cadence Cerebrus 是一项由人工智能驱动的革命性技术，具有独特的强化学习引擎，可自动优化工具和芯片设计，改善 PPA，显著减少工程量和总体流片时间。例如，Cadence Cerebrus 布局优化功能可以帮助客户缩小裸片尺寸，远超人类的设计潜力。因此，Cadence Cerebrus 与其他的 Cadence 数字产品配合使用时，可实现业内最先进的数字全流程，涵盖从实施到签核的所有环节，带来突破性的工程效益。

“我们一直在想方设法帮助客户提高生产率。Cadence Cerebrus 利用人工智能功能，最大限度地减少手工作业，这样设计工程师可以专注于更重要的项目。”Cadence 数字与签核事业部高级副总裁兼总经理 Chin-Chi Teng 博士说道，“不到一年前，我们推出了 Cadence Cerebrus，很高兴地看到客户迅速投入使用并意识到这款产品的全部潜力。联发科和瑞萨等客户在 PPA 和生产率方面取得了巨大成效，如今他们已经将这个工具广泛地用于生产过程。”

Cadence Cerebrus 用于联发科的生产流程

联发科是一家领先的无晶圆厂半导体公司，每年有超过 20 亿部联网设备采用该公司的产品，横跨移动、智能家居、连接和 AIoT 产品等领域。

“联发科致力于提供最佳 PPA，使基于人工智能的 Cadence Cerebrus 解决方案成为我们最新先进节点项目的最合理选择。”联发科硅产品开发部资深副总经理 Harrison Hsieh 说道，“在系统级芯片模块上，Cadence Cerebrus 布局优化功能将裸片面积缩小 5%，功耗降低 6% 以上。在体验了提高生产率、改善 PPA 和易于集成到联发科 CAD 流程等诸多好处之后，我们在生产流程中部署了Cadence Cerebrus。”

Cadence Cerebrus 用于瑞萨的生产流程

瑞萨是微控制器、模拟和电源设备的领先供应商，其产品用于汽车、工业、基础设施和物联网行业。

“我们需要能够改善各种工艺节点和设计类型 PPA 的自动化方法。”瑞萨电子公司共享研发 EDA 部门副总裁 Toshinori Inoshita 说道，“我们部署和优化 Cadence Cerebrus 以满足我们所有的独特需求，并取得了显著的设计成果。在先进节点的 CPU 设计中，我们体验到了更出色的性能，总负时序裕量（TNS）提高了 75%。此外，Cadence Cerebrus 还大幅降低了一种关键 MCU 设计的泄露功耗。我们打算利用 Cadence Cerebrus，进一步提高性能和生产率，同时缩短流片时间。”

Cadence Cerebrus 是 Cadence 数字全流程的一部分，其中包括 Innovus^™ Implementation System、Genus^™ Synthesis Solution 和 Tempus^™ Timing Signoff Solution，支持 Cadence Intelligent System Design^™ 策略，使客户能够实现卓越的系统级芯片设计。

（文章来源公众号： Cadence楷登）