pps 与 Xcelium Logic Simulator 原生集成，能够让用户获得满足特定领域需求的最强验证性能。

2022 年 6 月 30 日，中国上海 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布推出 Xcelium Apps，该系列技术基于 Cadence^® Xcelium^™ Logic Simulator 内核原生实现，可为汽车电子、移动设备和超算系统等特定领域设计团队带来最强的验证性能提升。通过 Xcelium Apps 的灵活搭配，客户可提高多达 10 倍的回归吞吐量。

Xcelium 应用程序系列产品包括：

机器学习：

Xcelium Machine Learning（ML）App 利用专有的机器学习技术来缩短回归时间，可从以往的回归过程中学习并指导 Xcelium 随机引擎，在实现相同覆盖率的前提下大幅度减少仿真周期，或者在特定的覆盖点产生激励捕捉更多的 bug。

混合信号：

Xcelium Digital Mixed-Signal（DMS）App 支持与 Cadence Spectre^® SPICE 模拟电路的原生数模协同软件仿真，以及基于 SystemVerilog 实数模型的高级仿真。

多核：

Xcelium Multi-Core（MC）App 可实现 Xcelium 内核级多线程处理，显著缩短长期运行的高活性测试运行时间，例如门级设计测试（DFT）仿真。

安全：

Xcelium Safety App 支持串行和并发故障仿真，结合由 Jasper^™ Safety、vManager^™ Safety 和 Midas^™ Safety Planner 组成的 Cadence 安全验证全流程，可高效地执行安全错误注入以符合 ISO 26262 标准要求。

功耗回放：

Xcelium PowerPlayback App 通过Palladium^® 硬件仿真器捕获数十亿规模 SoC 设计的门级网表波形，进行时序反标后在 Xclium 上进行大规模并行回放，以达到毛刺精确的功耗估计。

X - Pessimism：

Xcelium X - Pessimism Removal（XPR）App 采用先进算法，使软件仿真中“X”值的传播更加准确，从而缩短调试时间。

“Xcelium Apps 进一步提升了逻辑仿真性能，”Cadence 资深副总裁兼系统与验证事业部总经理 Paul Cunningham 表示，“这些应用程序通过针对特定领域的相关技术来实现当代 SoC 中 IP 和全芯片设计验证的性能最大化。”

除了 Xcelium Apps 和 Xcelium Logic Simulator，Cadence 验证全流程还包括 Palladium Z2 硬件仿真、Protium^™ X2 原型设计、Jasper Formal Verification Platform 形式验证平台、Helium^™ Virtual 和 Hybrid Studio、vManager Verification Management Platform 验证管理平台，存储器和外设接口 VIP 以及系统 VIP。Cadence 验证全流程是 Cadence 智能系统设计 (Intelligent System Design™）战略的一部分。

客户评价

Alif Semiconductor 工程部副总裁 Edward Youssoufian：

“Alif Semiconductor 把 Cadence 的 Xcelium Logic Simulator 作为人工智能/机器学习和物联网设计验证流程的一部分，帮助我们加快完成仿真任务。我们还利用 Xcelium DMS 应用程序结合主体软件仿真器来验证我们的混合信号设计。借助 Xcelium 仿真器，我们可以按时实现验证收敛，达成我们的上市时间目标。”

杰发科技系统级芯片设计总监 Yi Gu：

“我们使用 Cadence Xcelium Logic Simulator 来验证我们的设计，在这方面我们拥有丰富的经验。新的 Xcelium Apps 是 Xcelium 仿真器的有益延伸，让我们可以随时在原生引擎上灵活应用各种先进新技术。我们的汽车芯片必须通过 ISO 26262 标准，而 Xcelium Safety App 帮助我们确保合规性，同时利用最先进的验证技术来找到设计中的深层 bug。”

Realtek 副总裁兼发言人 Yee - Wei Huang：

“新的 Cadence Xcelium PowerPlayback App 帮助我们团队在设计周期的早期阶段准确计算功耗。包括 Xcelium PowerPlayback App 在内的 Xcelium Apps 可以让我们应用Xcelium Logic Simulator 的特定功能来完成各种验证需求，确保设计功能正确，满足紧迫的芯片面市时间要求。”

瑞萨电子汽车 SoC 业务部杰出工程师 Tatsuya Kamei：

“ 作为我们验证流程的一部分，Cadence Xcelium Machine Learning App 通过更少的回归测试用例来加速覆盖率收敛，解决了我们急迫的验证期限问题，并最大限度地提高了整体验证性能和验证效率。”

意法半导体微控制器和数字集成电路事业群射频及通信部设计经理 Roberto Mattiuzzo：

“我们团队使用 Cadence Xcelium Logic Simulation 来满足验证需求，在这方面我们拥有丰富的经验。而新的 Xcelium Apps 进一步扩展了该平台的能力。Xcelium Multi-Core App 使我们能够利用多核计算来缩短耗时冗长的 DFT 仿真时间。这些 Xcelium Apps 可实现及时的验证收敛，我们打算在后面的验证流程中持续使用。”

（文章来源公众号： Cadence楷登）