中国上海，2021年4月15日——楷登电子（美国Cadence公司，NASDAQ：CDNS）今日宣布，已面向Samsung Foundry 4纳米及更高的工艺节点推出优化的Cadence®数字全流程20.1版本。基于本次合作，设计师可以使用Cadence工具达到更优的功耗、性能和面积（PPA）目标，以及面向超大规模计算应用交付精确且一次流片成功的芯片。

　　Cadence数字流程20.1版本针对Samsung Foundry先进工艺技术提供量身打造的优化能力。例如，iSpatial技术可以支持从Genus™Synthesis Solution综合解决方案到Innovus™Implementation System设计实现系统利用统一的用户界面和数据库进行无缝结合。

　　机器学习（ML）功能可帮助用户利用现有设计来训练GigaOpt™优化技术，相比传统布局流程实现设计裕度的最小化。

　　结合高性能时钟网络架构，数字GigaPlace XL技术支持大型/标准单元同步布局，支持自动化版图规划，从而达到更高的设计生产力，同时大幅优化线长和功耗。统一的设计实现、时序及IR签核引擎进一步增强了签核收敛，减少设计裕度和迭代次数。

　　为了加速Samsung Foundry先进工艺技术的设计流程，现已推出针对大型/标准单元同步布局、时钟网络、平衡的H型时钟树分布、功率输出网络及IR优化等通用高性能计算（HPC）任务的流程示例。

　　完整的Cadence RTL-to-GDS流程也面向Samsung Foundry的工艺技术进行了优化，包括Genus Synthesis Solution综合解决方案、Cadence Modus DFT软件解决方案、Innovus Implementation System设计实现系统、Quantus™Extraction Solution提取解决方案、Tempus™Timing Signoff Solution时序签核解决方案、Tempus ECO Option、Tempus Power Integrity Solution电源完整性解决方案、Voltus™IC Power Integrity Solution电源完整性解决方案、Conformal®Equivalence Checker等价性检查器、Conformal Low Power低功耗工具、Litho Physical Analyzer光刻物理分析器以及CMP Predictor预测工具。

　　“随着超大规模计算和自动驾驶创新的深化，对HPC容量的需求越来越高。”Samsung Electronics代工设计技术团队副总裁Sangyun Kim表示，“通过最新Samsung Foundry先进工艺节点与Cadence 20.1数字全流程的结合，我们的客户可以更快更高效地实现设计目标。”

　　“全新优化的Cadence数字流程帮助使用Samsung Foundry先进工艺技术的客户更容易实现PPA目标，”Cadence公司数字与签核研发事业部全球副总裁Michael Jackson表示，“得益于和Samsung Foundry的长期合作，设计师可以快速采纳Samsung Foundry经过验证的HPC方法论，按时实现卓越的硅片性能。”

　　Cadence 20.1数字全流程支持公司的智能系统设计™战略（Intelligent System Design™），助力客户实现SoC卓越设计。

　　转载自Cadence楷登微信公众号

　　上海搏嵌电子技术有限公司(英文：Shanghai BoardChain Electronics Technology Co.,Ltd.)是Cadence官方授权代理商，在PCB设计、IC设计、封装设计、系统分析、模拟仿真等方面为客户提供高效的技术解决方案和专业的研发工具，欢迎致电咨询：400-0519-668。